Familia de procesadores IBM Power

IBM tiene una serie de procesadores de alto rendimientos, estos, poseen la palabra potencia (POWER) seguido del numero de generación. Es decir, POWER1, POWER2, POWER3… así hasta la 8 que es la última.

Esta familia de procesadores, surgieron en la década del 90, y hoy en día, con mas de 20 años de desarrollo, siguen activos. En un principio, utilizaron la arquitectura del conjunto de instrucciones poder, sino que evolucionaron en PowerPC en las generaciones posteriores y luego a Power Architecture. Hoy en día, sólo el esquema de nombres sigue siendo el mismo; procesadores POWER modernos no utilizan el ISA POWER.

POWER 1

http://ummr.altervista.org/images/DSCN6383.JPG

Fué una versión simplificada y menos poderoso de los 10 chips RIOS-1 se hizo en 1992 fue desarrollado para RS/6000 de gama baja. Se utiliza un solo chip y fue llamado “RISC chip único” o RSC.

POWER 2

http://ummr.altervista.org/IBM_POWER2.jpg

Surgió en 1996, el P2SC era el más grande y el procesador con la cantidad de transistores más alto en la industria y es un líder en operaciones de punto flotante.

IBM agregó una segunda unidad de punto fijo, una segunda unidad de coma flotante de gran alcance, y otras mejoras en el rendimiento y las nuevas instrucciones para el diseño del POWER2 ISA tuvo un rendimiento líder cuando se anunció en 11 1993 – El POWER2 fue un diseño de múltiples chips, pero IBM también hizo un diseño de chip singe de él, llamado el Super chip o P2SC POWER2 que entró en servidores y supercomputadoras de alto rendimiento.

POWER 3

http://2eof2j3oc7is20vt9q3g7tlo5xe.wpengine.netdna-cdn.com/wp-content/uploads/2014/04/openpower-tyan-reference.jpg

También conocido como “PowerPC 630” como sucesor del éxito comercial 620 PowerPC. Se utiliza una combinación de los POWER2 ISA y el 32/64-bit PowerPC ISA conjunto con soporte para SMP y la aplicación solo chip.

POWER 4

https://valuestream2009.files.wordpress.com/2011/04/powerpc.jpg

El POWER4 fusionaron el bit PowerPC set 32/64 la instrucción y el PowerPC de 64 bits COMO conjunto de instrucciones del proyecto Amazonas para la nueva especificación PowerPC v.2.0, unificador de IBM RS/6000 y AS/400 familias de ordenadores. Además de la unificación de las diferentes plataformas, POWER4 también fue diseñado para llegar a frecuencias muy altas y tienen grandes sobre Die L2 caches.

POWER 5

http://upload.wikimedia.org/wikipedia/commons/1/1f/Power5.jpg

Los procesadores POWER5 construido en el popular POWER4 e incorporado multithreading simultáneo en el diseño, una tecnología pionera en el AS PowerPC basado en el procesador RS64-III, y en los controladores de memoria de matriz. Fue diseñado para el procesamiento de varios de forma masiva y se produjo en varios módulos con chips integrados chips más grandes de caché L3.

POWER 6

http://www.edwardbosworth.com/My5155_Slides/Chapter01/ThePowerWall_files/image023.gif

POWER6 fue el fruto del Proyecto Eclipz ambiciones, uniéndose a la I, P y conjuntos de instrucciones Z bajo una plataforma común. I y P ya me uní con el POWER4, pero el esfuerzo Eclipz no incluyó la CISC basada z/Architecture y donde el procesador z10 convertí Eclipz hermano de POWER6. z/Architecture sigue siendo un tema de diseño independiente para el día de hoy no está relacionado con la instrucción Power Architecture equipo de ninguna manera.

Para el POWER7 y POWER8, le hemos dedicado una nota más extensa a cada uno de ellos

Leave a Comment